集成电路版图课程 设计报告 姓名：
学号：
班级：微电子科学与技术班 项目名称：3-8组合译码器版图设计 合作者：
目录 一、概述 2 二、设计目的及意义 2 三、设计内容及要求 2 四、设计思想及说明 2 五、设计采用的硬件和软件环境 2 六、设计步骤、各模块组成及说明 2 七、源代码、设计图 3 八、设计器件及其模拟 3 九、测试结果及其分析 3 十、版图的调试、验证与优化 3 十一、３－８译码器的应用说明 3 十二、心得体会总结 3 十三、设计报告参考内容 3 一、概述 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路种所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起、制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路货系统功能的微型结构。
在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成集合连线图形。对于复杂的版图设计，一般，把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。
版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计则只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误和积累而导致难以修改。
二、设计目的及意义 1. 利用所学的集成电路知识设计一个3-8组合译码器，考虑可以实现此功能的多种电路结构，分析它们各自的优缺点并进行比较，选着较好的一种结构来实现预期功能。
2. 了解 L-Edit 的使用环境和方法学习并熟练掌握使用方法，选择合适的nm工艺，画出预期设计电路的电路图，并画出棒状图作为电路图转化为版图的之间的桥梁。
3. 了解 L-Edit 的使用环境和方法学习并熟练掌握使用方法，选择合适的nm工艺，画出预期设计电路的电路图，并画出棒状图作为电路图转化为版图的之间的桥梁。
4. 了解S-Edit的使用环境和方法，学习并熟悉掌握使用方法。
5. 了解如何分析所绘制的电路图的功能能够达到原来预计的效果 6. 了解如何使用电路分析软件来验证电路的功能 。
7. 掌握电路分析中工作电压和输入信号的添加方法 。
8. 掌握电路分析中分析设定和输出设定的方法 。
9. 掌握从仿真分析结果中提取相应的参数和对结果进行分析归纳。
三、设计内容及要求 1. 首先利用 S—Edit 编辑反相器和三输入与非门。操作流程：进入 S—Edit——建立新文件——环境设置——新增模块——建立反相器电路与符号——新增模块——建立与三输入非门电路与符号——应用模块——建立3-8译码器电路。
2. 以 S-Edit 编辑反相器模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果。
3. 反相器直流特性操作流程：以 S-Edit编辑反相器模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果。
4. 三输入与非门直流分析操作流程：以 S-Edit 编辑与非门模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果。
5. 3-8译码器直流分析操作流程：以 S-Edit 编辑与非门模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果。
6. 使用 L-Edit 画反相器、三输入与非门布局图的步骤 ：
打开L-Edit程序——另存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规则设定——设计规则检查——检查错误——修改对象——绘制多边形——设计规则检查——检查错误——移动对象 7. 利用 T—Cell 建立反相器、三输入与非门布局图的步骤：
建立新单元——创建变量——定义变量值——引用创建方块函数——保存文件——建立新单元——引用 Cell——设计规则检查——修改参数——设计规则检查——保存文件——创建变量——定义变量值——引用创建多边形函数——保存文件——设计规则检查——创建变量——定义变量值——引用创建多边形函数——保存文件——设计规则检查——创建变量——定义变量值——引用创建圆形函数——保存文件——设计规则检查。
8. 使用L-Edit画3-8组合译码器布局图步骤：
进入 L-Edit——建立新文件——环境设定——编辑组件——绘制多种图层形状——设计规则检查。
四、设计思想及说明 3-8译码器的输入是3只引脚，输出是8个引脚。用高低电平来表示输入和输出。输入是二进制。输入为3位二进制数；
最大为111，对应十进制数为7。输出是8只引脚表示10进制数。根据输入的二进制数来输出。如果输入为101那么就是第5只引脚低电平，表示二进制数是5。
其逻辑表达式：
3-8译码器真值表：
A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 根据逻辑表达式用S-Edit设计电路原理图，通过仿真后，根据电路原理图设计版图。
五、设计采用的硬件和软件环境 硬件：电脑 软件环境：Tanner Pro 11.1 六、设计步骤、各模块组成及说明 设计步骤 １、进入 S—Edit——建立新文件——环境设置——引用模块——建立反相器电路与符号——新增模块——建立与非门电路与符号。
２、以 S-Edit 编辑反相器模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果。反相器直流特性操作流程：以 S-Edit编辑反相器模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果。与非门直流分析操作流程：以 S-Edit 编辑与非门模块——输出成 SPICE 文件——进入 T-SPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果。
３、打开L-Edit程序——另存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规则设定——设计规则检查——检查错误——修改对象——绘制多边形——设计规则检查——检查错误——移动对象。
４、建立新单元——创建变量——定义变量值——引用创建方块函数——保存文件——建立新单元——引用 Cell——设计规则检查——修改参数——设计规则检查——保存文件——创建变量——定义变量值——引用创建多边形函数——保存文件——设计规则检查——创建变量——定义变量值——引用创建多边形函数——保存文件——设计规则检查——创建变量——定义变量值——引用创建圆形函数——保存文件——设计规则检查。
模块 反相器：３－８译码器的输入端。
三输入与非门：３－８译码器的输出端。
七、源代码、设计图 T－Sipce仿真源代码：
反相器：
* SPICE netlist written by S-Edit Win32 10.10 * Written on Jun 9, 2020 at 15:17:47 .include “D:＼Tanner EDA＼T-Spice 10.1＼models＼ml2_125.md“ .tran 1n 400n .print tran v(out) v(in) * Waveform probing commands .probe .options probefilename=“File1.dat“ + probesdbfile=“C:＼Users＼20172＼Desktop＼EDA实验＼File1.sdb“ + probetopmodule=“inveter“ * Main circuit: inveter M1 OUT IN Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 OUT IN Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u v3 Vdd Gnd 5.0 v4 IN Gnd pulse(0.0 5.0 0 10n 10n 100n 200n) * End of main circuit: inveter .include “D:＼Tanner EDA＼T-Spice 10.1＼models＼ml2_125.md“ .tran 1n 400n .print tran v(out) v(in) 三输入与非门：
* SPICE netlist written by S-Edit Win32 10.10 * Written on Jun 9, 2020 at 16:19:31 * Waveform probing commands .probe .options probefilename=“File1.dat“ + probesdbfile=“C:＼Users＼20172＼Desktop＼EDA实验＼File1.sdb“ + probetopmodule=“NAND3_pulse“ * Main circuit: NAND3_pulse M1 OUT A N8 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 N8 B N7 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 N7 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 N7 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 OUT A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 OUT B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M7 OUT C Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u v8 Vdd Gnd 5.0 v9 C Gnd pulse(0.0 5.0 0 10n 10n 100n 200n) v10 B Gnd pulse(0.0 5.0 0 10n 10n 100n 200n) v11 A Gnd pulse(0.0 5.0 0 10n 10n 100n 200n) * End of main circuit: NAND3_pulse .include “D:＼Tanner EDA＼T-Spice 10.1＼models＼ml2_125.md“ .tran 1n 400n .print tran v(out) v(A) v(B) v(C) ３８译码器：
* SPICE netlist written by S-Edit Win32 10.10 * Written on Jun 9, 2020 at 16:49:52 * Waveform probing commands .probe .options probefilename=“File1.dat“ + probesdbfile=“C:＼Users＼20172＼Desktop＼EDA实验＼File1.sdb“ + probetopmodule=“3_8TS“ .SUBCKT inveter IN OUT Gnd Vdd M1 OUT IN Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 OUT IN Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u .ENDS .SUBCKT NAND3_pulse A B C OUT Gnd Vdd M1 OUT A N8 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 N8 B N7 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 N7 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 N7 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 OUT A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 OUT B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M7 OUT C Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u .ENDS * Main circuit: 3_8TS Xinveter_1 A0 N6 Gnd Vdd inveter Xinveter_2 A1 N7 Gnd Vdd inveter Xinveter_3 A2 N8 Gnd Vdd inveter Xinveter_4 N6 N10 Gnd Vdd inveter Xinveter_5 N7 N1 Gnd Vdd inveter Xinveter_6 N8 N2 Gnd Vdd inveter XNAND3_1 N6 N7 N8 Y0 Gnd Vdd NAND3_pulse XNAND3_2 N10 N7 N8 Y1 Gnd Vdd NAND3_pulse XNAND3_3 N6 N1 N8 Y2 Gnd Vdd NAND3_pulse XNAND3_4 N10 N1 N8 Y3 Gnd Vdd NAND3_pulse XNAND3_5 N6 N7 N2 Y4 Gnd Vdd NAND3_pulse XNAND3_6 N10 N7 N2 Y5 Gnd Vdd NAND3_pulse XNAND3_7 N6 N1 N2 Y6 Gnd Vdd NAND3_pulse XNAND3_8 N10 N1 N2 Y7 Gnd Vdd NAND3_pulse v1 Vdd Gnd 5.0 v2 A0 Gnd pulse(0.0 5.0 0 0n 0n 50n 100n) v3 A2 Gnd pulse(0.0 5.0 0 0n 0n 10n 50n) v4 A1 Gnd pulse(0.0 5.0 0 0n 0n 100n 200n) * End of main circuit: 3_8TS .include “D:＼Tanner EDA＼T-Spice 10.1＼models＼ml2_125.md“ .tran 1n 400n .print tran v(Y0)V(Y1)V(Y2)v(Y3)V(Y4)V(Y5)v(Y6)V(Y7) v(A0) v(A1) v(A2) 八、设计器件及其模拟 1.使用S-edit设计反相器和三输入与非门的电路图及其仿真 在S-Edit的电路设计模块中画出反相器的晶体管级的电路图、反相器的符号及三输入与非门的晶体管级电路图、三输入与非门符号。如下图所示：
图 1 反相器的晶体管级电路图 图 2 反相器符号，IN为输入OUT为输出 图 3 三输入与非门晶体管级电路图；
A、B、C为输入OUT为输出 图 4 三输入与非门符号 利用T-Spice对设置好的SPICE文件进行仿真，NAND３及INV的仿真输出模拟波形如下图所示。
图 反相器模拟波形 图 NAND３模拟波形 ２.使用S-Edit引用三输入与非门及反相器组件设计３－８译码器电路图。如下图所示：
图 ５NAND３电路图 利用T-Spice对设置好的SPICE文件进行仿真，３－８组合译码器的仿真输出模拟波形如下图所示。
图 ３８译码器模拟波形 使用画图软件画出３－８译码器的棒状图并进行优化。如下图所 示： 图 棒状图 使用L-Edit画出反相器的布局图和三输入与非门的布局图，并进行DRC检查。如下图所示：
图 反相器版图及DRC检查结果 图 NAND３版图及DRC检查结果 使用L-Edit引用组件（反相器和NAND３）画出３－８译码器的版图，并进行DRC检查。如下图所示：
图 ３－８译码器版图及DRC检查 Nmos与Pmos截面图 图 Nmos截面图 图 Pmos截面图 九、测试结果及其分析 根据波形图分析，其波形基本符合３－８译码器真值表 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 十、版图的调试、验证与优化 优化前版图为：
布局不合理，浪费了大量的空间，经过分析改进后得到的版图：
在不违反设计规则的条件下，尽可能做到空间利用率最大化。
十一、版图设计可能的应用说明 应用于单片机中地址译码，指令译码以及逻辑表达式等 十二、心得体会总结 在此次完成课程设计的过程中，由于对软件的操作不熟练，在电路原理图及版图的绘制过程以及仿真过程中走过很多弯路，经过一次的绘制后，逐渐掌握了软件的操作，也达到此次设计的目的；
并在版图绘制的过程中，对版图设计规则进一步的掌握。
因为自己的对知识的掌握不够导致此次的结果并没有达到最优化，但是此次课程设计为我在集成电路设计领域开了一扇门，我相信在以后不断地实践中，得到更快的成长。
十三、参考文献 ［１］ 陆学斌．集成电路版图设计［Ｍ］北京大学出版社 ２０１２ ［２］ 赵政．《集成电路设计实践》报告［ＯＬ］西安理工大学 ２０１５ ［３］ 阎石主．数字电子技术基础（第六版）［Ｍ］高等教育出版社 ２０１６
本文来源：https://www.windowchina.cn/fanwendaquan/gongwenfanwen/27046.html